作者| 刘炜

编辑| 王亚男

当今市场上几乎所有的电子商品，或多或少都会用几片集成电路（IC）来控制各种功能，复杂的如电脑中的CPU，GPU（图形处理器），简单的如电池中防止过度充电的控制电路。不论多复杂，绝大多数集成电路说穿了就是在单晶硅（Si）上做出成千上万的晶体管，电容，导线，绝缘体等等微小的元件，这些元件连接在一起就可以快速地处理执行各种各样的任务。下面就简单地科普一下芯片制造的一些技术问题与最重要的几个制造技术与步骤。

1.为什么选择硅？

1a. 硅具有良好的半导体特性，而且高温下极其稳定（锗就是因为高温性能差而无法广泛应用，虽然是同族元素而且电子的移动速度还更快）。常温下硅的导电性能并不好，因为每个硅原子外层都有四个电子，而每个硅原子都与四个硅原子形成稳定的化学键（每个化学键需要两个电子），这样就没有额外的电子来用于导电。但是如果往硅单晶里掺入一点点杂质，比如硼（B）或是磷（P），那么其导电性便会成几何级数倍地提高。磷原子外层有五个电子，当一个磷原子取代一个硅原子的位置后，那么就多出了一个可以自由移动的电子，这样导电性能就大大提升了。硼原子外层只有三个电子，当一个硼原子代替一个硅原子的位置之后，则多出了一个带正电荷的空穴，导电性同样也提高了。杂质浓度越高，导电性越好。

1b. 做IC的半导体材料需要极高的纯度，不能有别的杂质（除了特意添加的B、P等等之外），而硅这种东西相对容易得到，其起始原料来源就是我们常见的沙（成分是二氧化硅），而且也比较容易提纯。

1c. 硅的氧化产物二氧化硅是一种绝佳的绝缘体，而且耐高温，这个特性让硅成为半导体材料的最佳选择，因为在集成电路中，除了需要容易导电的的介质，也需要容易加工制造绝缘性能好的绝缘层，这样才不容易出现漏电现象。

1d. 当然，到了5纳米技术点（5nm node), 开始出现了把锗（Ge）加入到硅（Si）中，以SiGe形式作为导电通道（channel）的技术，这样是为了加快电子的移动速度和取得更高的电流（drive current）.

2. 晶体管(transistor)的工作方式。这里说的晶体管不是我们小时候熟悉的那种收音机里用的晶体三级管，而是一种叫场效应晶体管（MOSFET- metal-oxide-semiconductor field-effect-transistor），如图示。它的基本工作原理是这样的：电荷从硅本底（B）的上层流过，上面隔着一层绝缘层（图中的白紫色，通常是二氧化硅），绝缘层上面则有一个叫门（gate）的部份，在这部份上加上或不加上电压就可以决定底下硅上层这股电流通过或不通过，也就是“1” 和“0” 两种状态，这就组成了一个最基本的逻辑单元。譬如，当gate上加了+5伏特的电压时，硅本底里的电子就会被吸引而往上聚集，这样一来如果在图中S（source） 和D （drain） 两端加上电压，电流就会在此之间（channel）产生，这样的状态就是“1”。相反的，如果当gate上加了-5伏特的电压时，channel 那里的电子就会被排斥而流向硅本底，这样S和D之间就不会有电流通过，因为它缺少导电介质–电子，这样的状态就是“0”。为了提高电荷的浓度和流动速度，这一层的硅以及接触的两点（Source and Drain）还需要植入一些可以增加导电介质（电子或是空穴）的杂质，如B， P， As等等。

MOSFET showing gate (G), body (B), source (S) and drain (D) terminals.The gate is separated from the body by an insulating layer (white).

3. 逻辑线路的形成。在硅上面制造出成千上万个晶体管（MOSFET）之后，下一步就是要制造出很多层三维立体错综复杂的金属导线（interconnect），根据不同的接线方式把这些MOSFET连在一起，共同组成有各种用途的逻辑线路。一开始用的是铝做导线材料，后来开始采用铜导线，相对于铝来说，铜的电阻值小了40%，相当于提高了15%的微处理器的速度，同时可以减小能量在传输过程中的损耗，另外一方面，铜也比铝导线更耐久更容易加工成更小的尺寸。到了10纳米节点，Cobalt开始被用来取代铜导线，目的同样是为了进一步减小电阻提高导电性。当然，不同的材料做导线时，其加工工艺与设备流程自然会不同，遇到的各种挑战也是截然不同的。

4. IC电路的其他元件与设计挑战。除了晶体管、导线之外，其他基本元件还有二极管（diode）与电容（capacitor）等等。电容当然还是用来储存电荷的。元件与元件之间，导线与导线之间，则需要绝缘层，一般是氧化硅，用来断绝电流的流通。为了提高运算速度，这些元件就得越做越小，加在门（gate）上的有效电压也越来越低，元件小到现在的7纳米，5纳米（一纳米相当于4-5个原子大小，大概相当于一根头发丝的直径的六万分之一），电压低到现在的0.5伏左右, 明年推出的3纳米制程，据传可能低到0.3v。这就是为什么手机上的CPU越是用最新工艺制造速度越快也越省电。现今一片CPU集成电路上晶体管的数目多到上千万个，到了这程度，运算的频率已经不再是越高越好了，因为导线的电阻越来越大而且因为元件太小而造成的漏电现象也越来越严重，很多电能便成消耗在导线及绝缘层上而转化成了热能，所以过去几代的电脑，CPU上附的散热电扇是功率越来越大。降低能耗也就成了电路设计的重点。一批接一批的新材料新单元设计源源不断地涌现，运用到了最新几代IC的设计和制造。

5. 制造工艺与设备。那我们怎样制造这些晶体管，电容，导线，绝缘体呢？说简单了，就像是在搞市政建设— 该挖沟的地儿就挖沟，该填土的地儿就填土，该铺路的地儿就铺路，该架桥的地儿就架桥。只不过这地儿或者比较娇贵，或者比较纯洁，或者比较顽固，能使得上劲的工具还真不容易找到。比如说这挖沟吧，要挖得笔直笔直的，口子还不能有丝毫的扩大或缩小，有时要挖得垂直向下，有时则需要有一定的坡度，而且一般情况下，空旷的地方挖的深度和坡度还得跟狭窄的地方一样，不能差别太大；有的时候，挖的地儿各种土质还不一样，有硬层，有软层，有岩石，有烂泥，还有金属层，这样一来用的工具也就不一样了。填土则有几种填法，有些也用等离子体(plasma)来产生反应，有些则只是一般气体的反应，再把产物填到挖出来的沟里，还有的是提供几种反应物，然后直接在表面上长出一层新东西。建筑这些结构时，有时需要往某一层里灌入一些别种原子，或来加固加固，或来改变这层的物理化学属性，或来帮忙阻挡其他层的原子在里头的扩散，就好象往水泥里倒些砂石一样。铺路架桥的材料一般是各种金属，主要是铝，铜，还有一些其他金属，多用来提高这些材料跟其他层的接触和粘合性能，也有用来改变某些层的物理特性，好让那些电荷们呆得高兴自在些，这样才能心甘情愿地为整体的运作当牛做马。最后提一下，在建筑这些复杂的层层次次时，需要经过好多次的区域规划，比方说挖沟时，需要知道在那挖，哪里不能动，不能动的地儿还得盖上盖儿保护保护，这就是很值钱的所谓的光刻技术（photolithography），用光和预制好的刻板(光罩)来定义，就像平板印刷技术一样。

每一片集成电路从一开始的单晶硅到最后的成品，都需要经过这样那样的几百道工序。最重要的一些IC制造工艺与设备包括：

5a. 光刻 （photolithography）. 光刻是IC加工最重要的一步，它是用光透过光罩（mask），投影到一层光敏物质（photoresist）上，再经过处理把曝光或是未曝光的地方洗掉，这样就可以把光罩的图案（pattern）缩小数倍之后印在了晶片上。光刻工艺的关键是提高解析度，而所采用的光的波长越短其解析度就越高，而所能够印制的元件的尺寸也就可以越小。所以随着IC上元件尺寸的缩小，光刻所用的光源也从248nm变成193nm（DUV）到13.5nm (EUV)。最新一代5nm IC工艺开始用EUV的光刻技术了。在这个能量的光子各种物质都会吸收，因此设备内需要抽真空，对各个光学器件的要求也更加严格，起始光源的能量更是几何级数倍地增加（因为被吸收而损失）。目前能够提供EUV商业化光刻技术的只有荷兰的ASML一家公司。

5b. 化学气相沉积（CVD – chemical vapor deposition）。这是一种最常见的制造薄膜（thin film)的工艺。在典型的CVD工艺中，引进一种或多种挥发性前体（precursor），让其在晶片表面上反应以产生期望的反应产物。反应副产物通常会挥发而被真空泵抽气除去。为了达到理想的效果，经常需要加温或是采用等离子体（plasma）技术先行把反应物分子分离成原子或是各种小基团（所谓的PECVD-plasma enhanced CVD)，以降低化学反应的能垒。利用CVD技术制造的薄膜物质包括多晶硅，二氧化硅，氮化硅，金属钨等等。CVD技术除了可以用来制造薄膜之外，还可以用来填沟，比如用二氧化硅来填入沟渠中作为一道绝缘体，杜绝沟两边的电子单元相互之间的联系。

5c. 物理气相沉积 （PVD- physical vapor deposition）。PVD工艺就是利用溅射（sputtering）或是蒸发（evaporation）的方法把材料从作为靶标（target）的固相转变成气相，然后沉积到晶片上成为固态的薄膜。Sputtering PVD常见的是用高能量的Ar离子（来自于Ar等离子体）撞击靶标材料（比如钨），然后让被打出来的钨原子沉积到晶片表面。PVD工艺的优点是直接了当，再硬的材料也可以在晶片表面上沉积成薄膜，缺点则是这是一种视线可及的直线的沉积方式，如果晶片上本底结构是三维立体时，那么边边角角的地方就很难完全cover到。在IC制造流程中，PVD工艺主要用于沉积钨，钛，氮化钛等等薄膜，需要利用到高真空技术。同样的，PVD工艺也可以用来填沟，比如把金属原子填到哪一个挖好的沟洞里。

5d. 原子层沉积（ALD – atomic layer deposition）。这是一种比较新颖的沉积工艺，却是一种越来应用越广泛的工艺。它的基本原理如图示。就是两种反应物前体（precursor）先后接触到晶片表面，第一种先吸附，然后多余的被真空泵抽走，第二种再进来，跟表面吸附好的第一种分子（或是离解后吸附在表面的基团）反应，反应副产物和剩余的第二种分子再被真空泵抽走，如此反复，一层一层地在晶片表面长出薄膜。ALD工艺最大的优点就是它可以长出非常均匀的薄膜，3D conformality特别的好，不论晶片表面结构是否平整还是高低起伏（三维结构），这在28纳米以下的IC技术中非常重要。ALD跟CVD技术最大的区别在于，反应物是一个一个进来，而不是像后者那样同时进来反应。通常情况下，ALD工艺流程的温度比较低，远低于CVD工艺，这也因此造成了ALD 薄膜的质量比较差些，比如会容易漏电或是反映到后边的刻蚀步骤上，这种薄膜太容易被等离子体刻蚀掉。这种情况下，常需要进一步加工硬化ALD薄膜，或加热或用等离子体里面的离子和活性基团来增强其强度。

“A basic schematic of the atomic layer deposition (ALD) process. InFrame A, precursor 1 (in blue) is added to the reaction chamber containing thematerial surface to be coated by ALD. After precursor 1 has adsorbed on thesurface, any excess is removed from the reaction chamber. Precursor 2 (red) isadded (Frame B) and reacts with precursor 1 to create another layer on thesurface (Frame C). Precursor 2 is then cleared from the reaction chamber andthis process is repeated until a desired thickness is achieved and theresulting product resembles Frame D.”

5e. 等离子体刻蚀（plasma etch）。前面提到的几种工艺是如何往晶片上沉积薄膜，下面则介绍如何在晶片上挖坑。最常用的方法是等离子体刻蚀技术。等离子体（plasma）是物质除了固，气，液三态外的第四种状态，基本上是一种混杂的状态，里面充满了气态分子，分解后的原子中性基团，正负离子以及电子。给一密闭容器内的气体两极加上高电压或是加上射频功率（RF power），那被击穿了而闪亮着的气体混合物就是一种等离子体。只要选择合适的起始气体分子或是气体分子混合物，这样随后产生的等离子体就可以用来刻蚀合适的地层 – 也就是挖沟，我们可以通过调试各种参数来调整这沟的深度和坡度。挖到了下一个不同的地质层，还可以根据“挖运”出来的东西的鉴别来判断是不是该停了（通过检测等离子体里产物基团发出的某些特定光波的强度变化来鉴别 –OES, optical emission spectroscopy），然后再换另一组气体分子等离子体混合物来挖下一层。最常用的两种刻蚀方式是电感耦合等离子体（ICP- inductively coupled plasma）和电容耦合等离子体（CCP – capacitively coupled plasma）刻蚀。前者离子浓度大但能量小(一般小于100eV)，后者则是离子浓度小但能量大（比如大于200eV）。不同的刻蚀要求会选择性地采用不同的设备与制程。最后，刻蚀技术最关键的考量是selectivity,uniformity and productivity. 要达到工业化生产要求的刻蚀技术需要通盘考虑到这三点。

5f. 离子注入 （ion implantation）。这种技术就是常温下用高能量电场把某种杂质离子加速后（比如硼，磷）打入晶片表面以改变其物理、化学或是电性质。离子加速后的能量通常是几个到几十个KeV，这取决于目标中想让这种离子打入多深，能量越高嵌入越深，离子的浓度则还可以用时间长短来调节。由于能量太高，一般都会对晶片的表面产生破坏，所以需要高温来修补这些原子层面的损伤，因为高温下原子才能更好地自由移动，破损的化学健才能得到修补。高温还有一个用途就是让打入的原子能取代原有硅原子占据的晶格位置，这样才能有效地释放额外的电子或是空穴，让其导电性大为增强（这就是所谓的activation）。如果需要低能量的ion implantation, 通常可以用plasma ion implantation.

5g. 化学机械平面化（CMP – chemical mechanical planarization）。这种工艺目的就是把前一道工序造成的凹凸不平表面（比如CVD填充）平整成一平面，消除其不均匀（non-uniformity）, 以便下一步工序可以有一个简单的uniformed的起始点。这道步骤用化学和机械力的组合来平滑表面。它可以被认为是化学蚀刻和机械研磨抛光的混合。这其中磨料和腐蚀性化学浆料的选择很重要。

5h. 化学电镀（ECP – electro chemical plating）。 这种工艺主要是用于铜导线制造。其基本原理就是利用电镀技术把铜填入各种结构里作为导体。在电镀之前一般需要先长一层薄薄的种子层（seed layer)来增强相关各层物质之间的粘合力，减少空洞的产生以增强导电性。

5I. 快速热处理（RTP – rapid thermal processing）。又称rapid thermal anneal，这种工艺被广泛用于集成工艺流程中的很多步骤中。最常见的RTP设备是用数以百计的高强度的红外灯来加热晶圆，加热速度常常可以达到50C/秒以上(毫秒级flash lamp RTP可以达到200C/秒)，最高温度可以达到1000C以上。这种快速加热的用途有很多，比如所谓的dopant activation, 就是在往硅本底离子注入硼，磷等杂质之后，利用RTP加瞬间高温让散落在硅晶格间的这些杂质原子取代晶格上的硅原子，从而产生可以自由移动的电子或空穴以起到活化的作用。瞬间的高温同时促进了硅原子的自由移动而修补了因为高能量离子注入时造成的硅晶格的破坏，而且因为这一加热过程升温和降温都非常迅速，有效地阻止了各种杂质原子在硅本底的进一步化学扩散。这种RTP热处理还常用于cure（治愈）各种工艺加工之后造成的unwanted defect（破损或是不同原子层与层之间的未饱和化学键），有点像市政工程之后的收尾步骤。在IC采用FinFet和GAA架构之后，RTP常常加上Remote Plasma Source （以产生大量具化学反应活性的原子radicals），以热能+radicals的方式来进行三围均速（3D conformal）的化学反应。

6. 啰哩啰嗦了一大堆，明白了？😊如果文中有什么错误，还望鉴谅。作为一个总结，一片IC chip, 从设计到几百步的加工，涉及的科学技术与工艺流程非常的高深繁杂，这还没有包括设计这些加工设备的科研过程和思维探索，我想说的是，天外有天，除了基础科学扎实的研究努力，芯片产业需要一种实实在在的精神和坚持不懈的意志力，需要一种沉稳与踏实。

下一次您用手机打一下电话，用任天堂玩一下游戏，用洗衣机洗一下衣服，用相机照一下像时，想一想那里面的芯片，想一想那里面包含着的科学与技术，一定会对这份产业包含的努力多一份尊重与理解。

拓展阅读，本期另外两篇短文：
I.关于芯片的一点科普 — 科普篇
III.浅谈芯片的古往今昔 — 历史与市场篇

注：基于2018，2020年初版，于2021年中补充、审订、更新 （图片均来自网络）。